C位 赚钱！ 联电放弃12nm以下技术研发

全球五大晶圆代工厂之一联电，放弃12nm一下先进攻有意的研发，在晶圆代工市场上不再以技术为主角，而是以投资赚钱为主。台积电去年营收320多亿美元，占全球56%的份额，位居第一，格罗方德位列第二，联电位列第三，营收仅有50亿美元，占全球8.5%。

按理来说，联电比台积电更有资历，双方在代工工艺上势均力敌，但到了28nm台积电却率先量产，产能和技术遥遥领先于联电，然后再16nm、10nm上更是游刃有余，直到去年联电才开始量产14nm工艺，显而易见双方的差距愈来愈大。 

预测，联电经过深思熟虑后决定停止12nm以下先进工艺的研发，在晶圆代工市场上不再以技术进行较量，而是更器重投资回报率，赚钱成了C位。 

联电去年7月份也启用了双CEO制度，这项决定就是联席CEO王石、简山杰调研一年后作出的，联电将彻底改变以往的增长策略，不再盲目追赶先进技术。很多企业亦是如此，一旦在技术上落后了，就想加大投资，扩大规模，研发更先进的工艺，但在晶圆代工市场上，这条路并不是那么的畅通，联电也不例外。 

联电表示，在12nm及以上的工艺代工市场上，联电的占有率只有9.1%，营收规模约为50亿美元，一旦市场占有率增长到15%，那么还有60%的市场空间增长，营收将达到80亿美元以上。

据联电称，他们未来还会投资研发14nm及改良版的12nm工艺，不过更先进的7nm及未来的5nm等工艺不会再大规模投资了。联电放弃先进工艺市场，这对联点来说并不是坏事。 

停止12nm以下工艺研发，加大投资策略，会给联电带来不一样的结果吗？

FPGA 现场可编程门阵列

FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 

FPGA工作原理

FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念，内部包括 可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。 现场可编程门阵列(FPGA)是可编程器件，与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。 

FPGA特点

1) 采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。

2) FPGA可做其它全定制或半定制ASIC电路的中试样片。

3) FPGA内部有丰富的触发器和I/O引脚。

4) FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5) FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 

主要FPGA生产厂商

1) Xilinx　开发平台是ISE

2) Altera，开发平台是Quartus II

3) Actel ，开发平台是Libero

4) Lattice

5) Atmel