电子元器件原材料
采购信息平台

手机洽洽

扫一扫下载客户端
随时随地,生意尽握手中

日本产综研开发成功12nm超薄沟道双栅MOSFET

来源:乐动体育热门赛事 作者:华仔 浏览:439

标签:

摘要: 日本产业综合研究所(产综研)开发出了厚度仅12nm、具有超薄沟道的双栅mos fet。并于1月18日在由nedo(日本新能源产业技术综合开发机构)主办的“2006年度研究助成事业成果发布会”上进行了报告。   通常情况下晶体管微细、待机时的耗电就越大。这是由于源漏极间的距离变小,使得通过底板的源-漏极间的漏电电流增大,以及栅绝缘膜变薄造成栅-漏极间的漏电电流增大引起的。针对这一问题,产综研通过具有

日本产业综合研究所(产综研)开发出了厚度仅12nm、具有超薄沟道的双栅mos fet。并于1月18日在由nedo(日本新能源产业技术综合开发机构)主办的“2006年度研究助成事业成果发布会”上进行了报告。

  通常情况下晶体管微细、待机时的耗电就越大。这是由于源漏极间的距离变小,使得通过底板的源-漏极间的漏电电流增大,以及栅绝缘膜变薄造成栅-漏极间的漏电电流增大引起的。针对这一问题,产综研通过具有超薄沟道的双栅结构来减小源-漏极间的漏电电流,同时还通过采用高电介常数(high-k)的栅绝缘膜来减小栅极漏电电流。   此前一般认为具有超薄沟道的双栅结构制造起来非常困难。此次在将沟道与硅底板垂直配置的同时,通过采用名为“ibre(ion bombardment retarded etching)”的加工技术才得以试制成功(图1,图2)。在沟道厚度为12nm的情况下,s因数达到了69.8mv/位的良好效果。目前的栅长度为100nm,栅绝缘膜厚度为5nm,因此工作电压在1v时的电流只有50μa/μm,但今后仍要继续改进。   对于high-k栅绝缘膜,尽管尚未装到双栅mos fet上,但已经在普通mos fet上显示出了良好效果。栅绝缘材料采用介电常数较大的la2o3,栅电极使用ru。实现了sio2换算膜厚度2nm以下,在p、n两沟道上达到了4位数以上的开关比。此外还开发出了面向竖型双栅mos fet成膜的cvd工艺。
型号 厂商 价格
EPCOS 爱普科斯 /
STM32F103RCT6 ST ¥461.23
STM32F103C8T6 ST ¥84
STM32F103VET6 ST ¥426.57
STM32F103RET6 ST ¥780.82
STM8S003F3P6 ST ¥10.62
STM32F103VCT6 ST ¥275.84
STM32F103CBT6 ST ¥130.66
STM32F030C8T6 ST ¥18.11
N76E003AT20 NUVOTON ¥9.67
型号/产品名 平均报价 涨跌幅
STM8S003F3P6 1.55 1.12%
74HC573D 0.64 2.86%
2N7002 3.66 400.00%
STM32F103C8T6 7.47 27.87%
1N4007 1.58 0.00%
ADM2483BRWZ 8.90 3.21%
SHT10 16.21 5.88%
STM32F103RCT6 12.56 24.44%
78L05 10.55 66.67%
LM358 118206.75 16.67%
发布求购